存储器

概述

分类：

- 内存：位于主机内，包括cache和主存，直接与CPU交换信息
- 外存：主机外，类似IO设备
- 控存：CPU内，是CU核心，存储微程序

存储介质：存储器中存放信息的物理元件。要求：有两种明显区别的物理状态

- 半导体存储器：体积小，功耗低，速度快，做内存
- 磁表面存储器：非电易失、容量大、速度慢，做外存
- 光盘存储器：非电易失、容量大，耐用，可靠，互换性强，做离线存储器

RAM（Random Access Memory）：可读可写，随机存取，与物理位置无关，用于主存，半导体

ROM（Read Only Memory）：只读不写，非电易失，用于主存系统程序区和固件

SAM（Sequential Access Memory）：与物理位置有关，只能顺序查找。如磁带

DAM（Direct Access Memory）：半顺序存取，磁盘。寻址方式：快速定位一片区域track（直接寻址），在区域内顺序寻址。

AM（Associative Memory）：按存储单元中存放的全部或部分内容进行访问的存储器，也称为CAM（Content Addressed Memory）

按制造工艺：

- 双极型存储器
- MOS型存储器

按信息可保存：

- 电易失型半导体存储器：断电后数据丢失
- 非电易失型半导体存储器：断电后数据不丢失

RAM：


- SRAM（Static RAM）：速度快，信息稳定，集成度低，常用cache
- DRAM（Dynamic RAM）：集成度高，功耗低，价格便宜，定时刷新，常用主存
- NVRAM（Non-Volatile RAM）：由SRAM和EEPROM构成，掉电时自动把信息保存到EEPROM中，用于掉电保护

存储器要求：读写快，容量大，成本低

层次结构：解决三个要求的矛盾，越靠近CPU速度越快容量越小价格越高

包含性原则：处在内层的信息一定被包含在其外层的存储器中

一致性原则：在不同层次存储器中的同一个信息应保持相同的值




存储系统的工作：

- cache-主存层：程序运行局部性，将使用最多的数据放在cache
- 主存-辅存层：虚拟存储，用虚存编址，程序运行时转换为物理地址

主存储器


主存=存储体+读写系统+寻址系统



主存与CPU的连接：读写系统靠MDR（数据总线），寻址系统靠MAR（地址总线）


MAR：存储器地址寄存器，用来暂存CPU正在访问的存储单元地址

MDR：存储器数据寄存器，用来暂存CPU和主存间交互的数据




半导体芯片的地址译码方式：

- 线选法（单译码）：地址译码后直接选中一个存储单元的所有位。几根译码线就要用几套驱动器，n位地址用2^n套



- 重合法（双译码）：地址分行列两组，用两套译码器译码，行列重合点为所选存储单元。n位地址用$2^{\frac{n}{2}}+2^{\frac{n}{2}}$根

（图中设容量为2^n字，1位/字）



性能指标：

存储容量 = 存储单元个数×存储字长（按字）=字节数（按字节）

存取时间（Memory Access Time）：启动一次存储器操作到完成所需时间。

存取周期（Memory Cycle Time）：存储器连续两次独立操作所需最小时间间隔。

存取周期=存取时间+恢复时间

存储器带宽：单位时间内存储器存取的信息量，决定最快信息传输速度。存储器带宽=存取周期倒数

例：存取周期500ns，字长16位，则：


存储器带宽 = 1字/500ns = 2M字/秒

= 4M字节/秒 = 32M位/秒

（注：M = 10^6，时间单位的转换，同一般公制单位。）

==========并非重点，但要会画框图==========

SRAM：



T1、T2：
工作管
T3、T4：
负载管
T5、T6：
控制开关
T7、T8：
I/O 控制开关
（按列公用）

三种状态：保持、读出、写入


- 常用逻辑符号**方框图**表示
  - **方框内**：标明芯片的型号、片容量、引端名等
  - **方框外**：标明芯片的引脚线、信号名等

注：**引端名**是芯片引脚的逻辑定义，由厂家给出
信号名为引脚上所加信号的名称；两者不一定一样


- **引脚线**的表示方法
  - 电气引脚：电源线、地线等，逻辑符号中可省
  - 逻辑引脚：SRAM通常有**三类四种**

数据线、地址线、控制线（读/写控制、片选控制）


常用线形：




外特性：



DRAM：




三管DRAM存储元




单管DRAM存储元

内部结构：



外特性：



新型DRAM：FPM DRAM、EDO DRAM、SDRAM

PROM：一次结构性破坏写入信息，永久保存

EPROM：可多次擦除写入

EEPROM：（电可擦除可编程）工作方式：只读不写，写入，擦除

闪存Flash：成本低，容量大， 功耗低，会wear out

========== 结束 ==========

DRAM的几个特性：

再生：读后把刚读出的内容写回。再生结束前不能开始下一次读。读放大器同时是再生放大器，双稳态结构。

保持：当存储元未选中时，电容与外界隔离，功耗近似为0

定期刷新：在不进行读写操作时，DRAM的各单元虽然处于断路状态，但由于漏电的存在，保存在电容上的电荷会慢慢地泄露，因此必须定时予以补充。刷新的最大时间间隔：2~8ms。注意：刷新都是**按行刷新**，例如若有32行，则需要在一个时间间隔内设置32次刷新

- 集中式刷新：在最大刷新时间间隔内，集中安排一段时间对芯片内全部存储元**逐行**刷新，刷新期间停止内存正常读写
- 分散式刷新：每一个主存读写周期后，紧接着一个刷新周期，对存储矩阵中的**一行**进行刷新，各行轮流刷新
- 异步式刷新：在最大刷新时间间隔内，对芯片内的全部存储元**逐行**轮流刷新，刷新周期平均分散在最大刷新间隔中。

集中式刷新：正常工作期间DRAM可达全效率，但刷新期间CPU不能访存（上例中为16μs），形成访存“死时间”。

分散式刷新：消除了访存死时间，但使CPU访存周期延长一倍（上例中为1μs）。另外，存在多余的刷新操作（上例中2ms时间中平均每行多刷了61.5次）。

异步式刷新：结合集中、分散式的优点，既克服了死时间，又没有多余的刷新操作，DRAM工作效率达到最高，是一种理想的刷新方式，得到广泛应用。但这种方式控制较复杂，需要较多的存储器外围电路支持（刷新地址计数器、刷新定时器、访存仲裁逻辑等）。

重点：

存储容量扩展：多片存储芯片构成完整存储器

- 位扩展：总字数=片字数，片数=总字长 / 片字长


✧片间连线

以SRAM为例，需要对四种引脚线进行连接。位扩展时，Ai（地址）、$\overline{WE}$（读/写控制）、$\overline{CS}$（片选控制）线同名端并连；Di（数据）线各片按位引出。

例. 多位片的位扩展：

用2114 1K×4 SRAM芯片组成1K×16位存储器。

解：片数 = 16位 / 4位 = 4片



- 字扩展：总字长=片字长，片数=总字数 / 片字数

以SRAM为例，对四种引脚线进行连接。字扩展时，$\overline{WE}$（读/写控制线）、 Di（数据）线同名端并连；

Ai（地址）线分两部分：

低位地址部分与各芯片同名端并连；

设片选地址译码器；


高位地址部分接片选地址译码器输入端；

$\overline{CS}$（片选控制）线：

各片的片选线分别接片选地址译码器的各输出端。

例. 用 1K×8 SRAM芯片组成4K×8位存储器。

解：片数 = 4K / 1K = 4片



- 字位扩展：片数 = 总容量 / 片容量

✧片间连线

以SRAM为例，对四种引脚线进行连接。

$\overline{WE}$（读/写控制）线同名端并连；

Di（数据）线沿位向同名端并连引出；

Ai（地址）线仍分两部分：

低位地址部分与各芯片同名端并连；

设片选地址译码器；

高位地址部分接片选地址译码器输入端；


$\overline{CS}$（片选控制）线沿字向同名端并连引出，

分别接片选地址译码器的各输出端。


注：Di、-CS线引出方向垂直。

例. 用 1K×4 SRAM芯片组成4K×16位存储器。


解：片数 = 4K×16 / 1K×4 = 4×4 = 16片



DRAM容量扩展：地址线分行列两组，CS输入需要加RAS，还要加REF。CAS按片并联




ROM容量扩展：比SRAM少WE。



存储器与CPU的连接：通过总线

SRAM连接：

- 地址线：地址总线低位与存储芯片地址引脚相连，高位与片选译码器输入端相连
- 数据线：存储器数据引出线与数据总线按位相连
- 读/写控制线：直接连
- 片选时间控制：$\overline{MREQ}$信号与片选译码器使能输入端相连



DRAM通过DRAMC与CPU总线连接


DRAMC构成：刷新地址计数器、地址多路选择器、刷新定时器、仲裁电路、定时发生器

例题：

例.　设CPU有16根地址线，8根数据线，并用 $\overline{MREQ}$作访存控制信号，用R / $\overline{W}$作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位， 4K×4位，8K×8位），RAM（1K×4位， 2K×8位，4K×8位）；及74LS138译码器和其它门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU与存储器的连接图，要求：

（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区和数据区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。

分析：八根数据线：8位；4K系统程序区：2个4K×4的ROM；其他地址：12K，用三个4K×8的RAM




相联存储器

相联存储器AM：按照存储单元中存放的全部或部分内容进行访问，也称为按内容访问存储器CAM

- 读操作时，可以按地址访问也可以**按内容访问**，将CPU给出的关键字和存储器中所有单元的响应信息比较，定位到后读出
- 写操作时，按地址访问

组成：存储体、检索寄存器、屏蔽寄存器、匹配寄存器、数据寄存器、地址寄存器、比较电路和译码电路



存储元由D触发器组成，未被屏蔽时检索位与存储位进行同或操作后经三态门输出到P端，P=1表示检索位与存储位相同。被屏蔽时P端输出高阻。

存储矩阵：n×k位相联存储矩阵

优先排队电路：只保留匹配寄存器中位置最靠前的1，后面清0。屏蔽寄存器中屏蔽码值为全0时，检索寄存器被屏蔽。

Cache

特点：存取速度快、容量小、位价格高

位置：CPU与主存之间。保存的内容是主存的一个子集

原理：程序运行的局部性原理。

组织：按块。与主存之间以相同大小块为单位进行交换

块：由若干字或字节组成，定长。块的大小通常以在主存中的一个存储周期中能访问到的数据长度为限。

有cache后CPU发出的主存地址先进行地址变换，判断cache是否命中

命中率：H=命中/总数

失效率：F=1-H

平均访存时间：命中所需时间T_c和访问主存所需时间T_m，$T_a = H \cdot T_c + (1-H) \cdot T_m$

加速比：$S_p = \frac{T_m}{T_a}$，主存时间比总时间

访问效率：$e = \frac{T_c}{T_a}$，成功比总时间

例4.1. CPU执行一段程序过程中，共有1000次访存操作，其中在cache命中950次。已知主存的存取时间为100ns，cache的存取时间为10ns。问cache的命中率是多少？CPU平均访存时间以及访存加速比各为多少？

解： 命中率

$H = 950/1000 = 95\%$

平均访存时间

$T_a = 95\% \times 10ns + (1-95\%) \times 100ns = 14.5ns$

加速比

$S_P = 100ns/14.5ns \approx 6.7$

这个访问失败时间我觉得应该是要+10ns的，但是他没加，不知道何意


地址映射机制：将主存的地址空间映射到cache的地址空间

执行程序时，应首先将主存地址变换成cache地址，执行地址变换


采用什么地址映射方法，就用相对应的地址变换方法

如何映射：主存地址分为两个部分：块号B + 块内地址W；cache也分为块号b和块内地址w；按块映射


- 全相联映射：主存每一块可映射到cache任意一块中，利用率高，成本高




- 直接相联映射：主存每一块只对应一个cache块



- 组相联映射：主存和cache的块都先分组，组包含的块数相同。组间用直接相联，组内用全相联





替换算法：

- 随机算法RAND
- 先进先出FIFO
- 最近最少使用LRU
- 最不经常使用LFU：踢访问次数最少的

写操作：

- 写直达write through：同时写入主存和cache。采用不按写分配法，不命中时只对主存写
- 写回write back：数据只写入cache，踢cache块时再写回主存。采用按写分配法，不命中时先写主存，然后将该主存中的块调入cache
    - 简单写回法：不管是否更新都写回
    - 标志位写回法：只有更新过才写回（dirty）

片内和片外cache：

- 片内：集成在CPU芯片中的
- 片外：在CPU芯片外的

数据和指令cache：因为指令局部性强，数据随机性强，所以分离二者

辅助存储器

特点：采用磁表面存储器，非电易失，低速大容量，信息沿磁道分布

磁表面存储器工作原理：存储介质为涂有磁性材料的载体，通过磁头（接触式/浮动式）进行数据读写，磁头由一个带间隙的磁环绕上线圈组成，间隙中加磁绝缘物质，能实现电磁信号的转换

- 磁头：软磁材料制成，导磁率高，饱和磁感应强度大，矫顽力小，剩余磁感应强度小
- 磁记录介质：硬磁材料，记录密度高，记录时间长，...

磁记录方式：磁表面存储器在写入一串二进制信息时，磁头线圈所通电脉冲串的编码方法，不同的电脉冲编码将导致磁层介质中不同的磁化反转序列

好的编码方法：更高的编码效率，更高的自同步能力，更高的读写可靠性

- 归零制RZ：每写一位，电流回0一次
- 不归零制NRZ：写入时才反向
- 不归零1制NRZ1：每写一次1电流变一次
- 调相制PM：在位周期中心点变化，连续写在位周期交界处翻转
- 调频制FM：每个位周期交界处电流翻转，写1中心点翻转写0不变
- 改进调频制MFM：位周期交界处电流不变化

编码效率：位密度与磁化翻转次数之比。FM、PM为50%，MFM、NRZ、NRZ1为100%

自同步能力：单个磁道读出信息提取同步脉冲的难易程度

- 外同步：专门设置用来记录同步信息的磁道，同步磁道与被访磁道一起读出，影响记录密度提高
- 自同步：不设同步磁道，要求读出信息在一个位周期时间内至少有一个感应信号，能力以位周期内平均磁化反转次数来衡量

硬盘组成：磁盘控制器、驱动器、盘片组


磁盘驱动器：磁盘设备主体，由主轴系统、定位驱动系统、读/写系统组成

磁盘控制器：是主机和磁盘驱动器间的接口部件，作用是对主机与磁盘间的数据交换方式进行控制。有系统级接口和设备级接口

盘片：上下两面，记录信息叫记录面，最上最下为保护面。记录区：信息记录在盘面上一个环状的有效记录区内

信息记录方式：

- 磁道track
- 圆柱面cylinder
- 扇区sector：存放一个数据块，是磁盘寻址的最小单位



磁盘地址：

台号	柱面号（磁道号）	盘面号（磁头号）	扇区号

硬盘分区：

- 硬分区：在两个扇区交界处打孔或缺口，检测到一个孔就发一个脉冲计数
- 软分区：通过软件写入磁道
- 0索引：在磁道起始处打一个索引孔称为0索引，标识一个磁道信息的起始

磁盘的记录格式：

- 定长记录格式：扇区中存放的数据块大小固定，适合硬分区
- 不定长记录格式：扇区中数据块大小可变，适合软分区，灵活性和利用率高

主要参数：

- 容量：所有盘面上全部磁道中存储信息的总和
- 记录密度：单位面积或单位长度上可以存储的二进制位数
    - **道密度**：有效半径范围内单位长度的磁道数量，常用单位tpi。磁道总数=道密度×盘片有效半径
    - **位密度**：磁道上单位长度所能记录的二进制位数，常用单位bpi。磁道总容量=位密度×磁道周长
- **非格式化容量**：磁盘上可利用的磁化单元总数，包含非有效单元。容量=硬盘个数×磁盘记录面数×磁道数×磁道容量
- **格式化容量**：能存储的信息总量，是用户可用的有效容量。格式化磁盘容量=硬盘个数×磁盘记录面数×磁道数×每道扇区数×扇区容量
- **传输速率**：
    - 平均寻址时间=平均寻道时间seek time+平均等待时间（rotational delay）
- **转速**：单位时间内硬盘盘片旋转圈数，单位rpm。平均等待时间= $\frac{1/2}{\text{转速}}$
- **数据传输速率**：读写数据时单位时间内的数据传输量，单位Bps。
    - **内部数据传输率**：取决于硬盘转速。=磁道容量×转速
    - **外部数据传输率**：系统总线与硬盘数据缓冲区之间的数据传输率

【例4.7】某磁盘存储器转速为3000转/分，共有4个有效记录面，每道记录信息为12 288B。最小磁道直径为230mm，每毫米5道，共有275道，扇区大小为512B。
问：
⑴ 磁盘存储器的存储容量是多少？
⑵ 最高位密度与最低位密度是多少？
⑶ 磁盘数据传输率是多少？
⑷ 平均等待时间是多少？
⑸ 给出一个磁盘地址格式方案。

解：
⑴ 磁盘存储容量 = 总盘面数×总柱面数×道容量
= 4面×275道×12288B = 13516800B ≈12.89 MB

⑵ 最高位密度即最内道的位密度，因此，
最高位密度 = 道容量/最内道周长
= 12 288B/ 230mm×π ≈ 17B/mm ≈ 136位/mm
最低位密度即最外道的位密度，由于磁盘的外直径未知，因此，需先算出外径。即
最大磁道直径 = 最内径 + 有效记录区宽度×2
= 230mm + 275道/5道×2 = 230+110 = 340mm
最低位密度 = 道容量/最外道周长
= 12 288B/ 340mm×π ≈ 11B/mm ≈ 92位/mm

⑶ 数据传输率 = 道容量×转速
= 12 288B×3000/60 = 614 400B/s = 614.4KB/s

⑷ 平均等待时间既磁盘转半圈的时间，因此，
平均等待时间 = 1/转速/2 = 60/3000/2 = 10ms

⑸ 磁盘地址格式与信息在盘面上的分布方式有关，由于数据是按柱面、盘面、扇区划分的，因此地址中应含有这些编号。
首先确定未知的扇区个数:
扇区数 = 12 288B/512B = 24区，则扇区号取5位地址。
同理，4个有效记录面需2位地址，275道需9位地址，则共需9+2+5 = 16位地址。
磁盘地址格式安排如下：

15 … 7	6 5	4 … 0
柱 面 号	盘面号	扇 区 号

独立冗余磁盘阵列RAID：将多块独立的硬盘按不同方式合起来形成一个硬盘组，提供比单个硬盘更高的存储性能和数据备份